② 公開特許公報(A). 平2-10869

®Int. Cl. ⁵ H 01 L

識別記号

庁内整理番号

❸公開 平成2年(1990)1月16日

27/118 H 03 B

7514-5F Н 6832-5 J 8526-5 F

H 01 L 21/82

審査請求 未請求 請求項の数 3 (全6頁)

60発明の名称 半導体装置

> ②)特 頭 昭63-162156

②出 願。昭63(1988)6月29日

個発 朙 新 谷 篯 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

夫

幹 雄 個発 明 津 老

工場内 東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアラング株式会社内

株式会社日立製作所 日立マイクロコンピュ

東京都千代田区神田駿河台4丁目6番地

ータエンジニアリング

東京都小平市上水本町1479番地

株式会社

個代 理 人 弁理士 筒井 大和

1. 発明の名称 半導体装置

勿出

勿出

願 人

願 人

- 2. 特許請求の範囲
 - 1. 半導体ペレットに配置された入出力回路セル の出力回路用トランジスタによって構成された 増倡回路部と、前記半導体ペレットの外部に設 けられた援助子とからなる発振回路を備えた半 導体装置。
 - 2、前紀発援回路の前記増幅回路部をCMOS回 路で構成したことを特徴とする請求項1記載の 半導体装置。
 - 3、マスタスライス方式によって作成されたこと を特徴とする請求項1記載の半導体装置。
 - 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置技術に関し、例えば、マ スタスライス方式によって作成される半導体装置 に適用して有効な技術に関するものである。 〔従来の技術〕

マスタースライス方式によって作成される半導 体装置、例えば、ゲートアレイについては、日経 マグロウヒル社発行、「日経マイクロデバイス」 1986年9月号P65~P80に記載があり、 高雄能化するCMOS (Complementary NOS)ゲー ・トァレイについて解説されている。

ところで、第4図に示すように、ゲートアレイ の入出力回路(「/O)セル20.21と、「/ Oセル20、21に対応したポンディングパッド (以下、パッドという) 22.23に接続された 水晶摂動子24とを用いて発援回路を構成する場 合、発振回路の増幅回路部である発援用インパー タ回路25は、トランジスタのサイズが小さくと も大きな利得が得られるという理由から、内部セ ルアレイ領域のトランジスタと同じ構造、すなわ ち、静電破壊対策などのなされていない入力回路 素子領域 2 6 のトランジスタを用いて構成してい

また、近年、上記地幅回路部は、消費電力が、 少なくて済むという理由から、CMOS回路で構 成している。

[発明が解決しようとする課題]

ところが、入力回路素子領域のトランジスタを 用いて発接回路の増幅回路部を構成する従来の技 術においては、以下のような問題があることを本 発明者は見出した。

すなわち、増幅回路部である発展用のインバータ回路の入力側には、保護用抵抗が接続されているが、その出力側には、出力インピーダンスを低く抑え、増幅回路部の利得を大きくする必要上、保護用抵抗を接続できず、また、接続しても数十

したがって、上記したように、構造上、静電破壊に対して弱い入力回路素子領域のトランジスタを用いる従来の技術では、保護用抵抗の接続されていない発援用のインバータ回路の出力側から静電気などによる過大電圧(電流)が加わると、これに耐えることができない。例えば、トランジスタは動作不能となる。

また、本発明の他の目的は、発援回路の増幅回路部が、CMOS回路で構成されている場合、そのラッチアップ耐性を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明細書の記載および添付図面から明らかになるであろう。

(課題を解決するための手段)

本願において開示される発明のうち代表的なも のの優要を簡単に説明すれば、次の通りである。

すなわち、半導体ペレットに配置された「/O セルの出力回路用トランジスタによって構成され た増幅回路部と、半導体ペレットの外部に設けら れた援助子とからなる発援回路を備えた半導体装 置構造とするものである。

また、発接回路の増幅回路部をCMOS回路で 構成した半導体装置構造とするものである。

(作用)

上記した手段によれば、発援回路の増幅回路部は、 構造上、 入力回路用トランジスタよりも静電

また、トランジスタがCMOS構造の場合、さらに、次のような問題がある。

すなわち、出力回路素子領域のCMOS構造は ラッチアップに対して強い構造となっているが、 1/Oセルの入力回路素子領域のCMOS構造は、 内部セルアレイ領域のCMOS構造と同じ構造、 つまり、出力回路素子領域のCMOS構造よりラ ッチアップに弱い構造となっている。

したがって、例えば、発展用のインパータの出力側の電圧が、出力側から入ったノイズや、オーパーシュート、アンダーシュートなどのトリが電流により Vooより高くなると、ラッチアップが生じる。ラッチアップが生じると、配線が溶断し、さらには、この時の熱発生によって、素子、及び半導体ペレットを収納するパッケージが破壊されてしまう。

本発明は上紀原語に着目してなされたものであり、その目的は、発援回路の増幅回路部の静電破壊耐性を向上させることのできる技術を提供することにある。

破壊に対して強い出力回路用トランジスタを用い て構成するため、その静電破壊耐性が向上する。

また、発版回路の増幅回路部は、消費電力の少なくて済むCMOS回路で構成される上、そのCMOS回路を、構造上、入力回路用トランジスタで構成されたCMOS回路よりも静電破壊、及びラッチアップに対して強い出力回路用MOSトランジスタで構成するため、そのラッチアップ耐性が向上する。

(実施例1)

第1 図は本発明の一実施例である半導体装置の [/ O セルを示す平面図、第2 図は半導体装置の I / O セルを用いて構成した発援回路の回路図、 第3 図はこの半導体装置の概略平面図である。

本実施例の半導体装置は、CMOSゲートアレイであり、第3図に示す半導体ペレット1は、業子形成層と配線層とからなる。

ベレット1の中央部には、内部セルアレイ領域 Aが設けられている。

内部セルアレイ領域Aには、内部配線領域Bに

よって互いに隔てられた基本セル列 2 が、第 3 図 Y柏方向に複数段配置されている。

各基本セル列2には、複数の基本セル2aが、 第3回X 軸方向に配列されている。各基本セル2 aには、図示しない同一サイズ、同一性能のNチャネルMOSトランジスタと、PチャネルMOSトランジスタと、PチャネルMOSトランジスタとが複数対形成されている。

ユーザが所望する所定の論理回路(図示せず)は、基本セル2aのNチャネルMOSトランジスタ、PチャネルMOSトランジスタ間、及び各基本セル列2の内部に構成された論理セル間を、配線層に形成された図示しない信号用、電源用配線で結線して構成されている。

内部配線領域Bの外周には、外部配線領域Cが 設けられ、さらに、その外周には、入出力パッフ ァ回路を構成する複数のI/Oセル3が、X、Y 両軸方向に沿って配列されている。

入出力バッファ回路は、例えば内部セルアレイ 領域Aの論理回路と外部信号との整合をとったり、 内部セルアレイ領域Aの楽子をノイズ等から保護

入力回路業子領域Eには、同一サイズ、同一性能の入力回路用NチャネルMOSトランジスタ(以下、入力用NMOSという)7と、入力回路用PチャネルMOSという)8とが所定数形成されている。

また、出力回路条子領域ドには、同一サイズ、同一性能の出力回路用NチャネルMOSトランジスタ(以下、出力用NMOSという)9と、出力回路用PチャネルMOSトランジスタ(以下、出力用PMOSという)10と、保護用抵抗Rとが形成されている。

出力用NMOS g、出力用PMOS 1 0 は、それらのサイズが、入力用NMOS 7、入力用PMOS 8 のサイズが、入力用NMOS 7、入力用PM Bになっている。さらに、出力用NMOS g と、出力用PMOS 1 0 との距離を充分とる等、ラッチアップに対しても強い禍盗になっている。

出力用 N M Q S 9 は、ポリシリコン等からなるゲート電極 9 a i、9 a 。と、 N 形不純物を注入・
拡敗して形成した N・ 拡散層 9 n i ~ 9 n 。とか

したりする回路である。

各 I / O セル 3 の外間には、所定の大きさのパッド 4 が、配列されている。各パッド 4 には、ペレット 1 を収納するパッケージのリード端子 (図示せず) がポンディングワイヤ (図示せず) を介して接続されるようになっている。

パッド 4 a、 4 bには、水晶援動子 5 が接続され、この水晶援助子 5 とパッド 4 a、 4 bに対応する 2 つの 1 / O セル 3 a、 3 b とによって発援回路が構成されている。

次に、第1図を用いて、 I / O セル 3 a の 構造、及び I / O セル 3 b に形成された発展回路の増幅 回路部である発展回路用のインパータ回路(以下、発展用インパータ回路という) 6 について説明する。

なお、1/0セル3bは、1/0セル3aと筒 じ構造になっているので、説明を省略するとと*貸* に、図も一郎、省略する。

I / O セル3aは、入力回路乗子領域Eと、出力回路乗子領域Fとから構成されている。

ら模成されている。

出力用 P M O S 1 0 は、ポリシリコン等からなるゲート電極 1 0 a i. 1 0 a 。と、P 形不純物を住入・拡散して形成した P ・ 拡散層 1 0 p 。~1 0 p 。とから構成されている。

本実施例においては、このような出力用NMOS9のゲート電極9a,と出力用PMOS10のゲート電極10a,とが、配線11により結線され、また、出力用NMOS9のN・拡散層9n。と出力用PMOS10のP・拡散層10p。とが、配線12により結線され、CMOS回路による発振用インバータ回路6が構成されている。

また、配線 1 1 は、発援用インバータ回路 6 の 入力用の配線であり、 1 / 0 セル 3 a の保護用抵 抗 R を介してパッド 4 a と 接続されている。

配 球 1 2 は、発援用インバータ回路 6 の出力用の配線であり、パッド 4 b と接続され、かつ、 1 / O セル 3 b の保護用抵抗 R 、配線 1 3 を介して I / O セル 3 b の入力回路素子領域 E に形成されたインバータ回路 1 4 と接続されている。

次に、第2図を用いて発振回路の構成を説明する。

出力回路業子領域下に形成された発援用インパーク回路6の入出力端子とそれぞれ接続されたパッド4a、4bと基準電位Gとの間には、それぞれコンデンサ15a、15bが直列に接続されている。

そして、バッド 4 a と 4 b との間には、抵抗 R
1、正帰還用の水晶振動子 5 がそれぞれ並列に接続され、発掘回路が構成されている。

発援用インパータ回路6から発援されるクロック信号は、パッド4bから!/Oセル3bの保護用抵抗R、インパータ回路14を経て内部セルアレイ領域Aへ伝達されるようになっている。

このように本実施例によれば、発援回路の増幅 回路部である発援用インパータ回路 6 が、静電破壊に対して強い構造を備えた出力用 N M O S 9 と、出力用 P M O S 1 0 とで構成されているため、発援用インパータ回路 6 の静電破壊新性が向上する。また、C M O S 回路で構成された発援用インパ

例えば、前配実施例では、援助子として水晶接助子を用いたが、これに限定されることなく種々変更可能であり、例えば、セラミック援助子などでもよい。

また、前紀実施例では、発展用インパータ回路は、PチャネルMOSトランジスタ、NチャネルMOSトランジスタで構成したが、これに限定されず種々変更可能であり、例えば、パイポーラ形トランジスタ等でもよい。この場合は、静電気などの過大電圧(電流)によるパイポーラ形トランジスタの破壊を防ぐことができる。

また、発援用インパータは、出力回路用のトランジスタを使用して構成されていればよく、1/〇セル内の入力回路用、出力回路用トランジスタの配置の仕方、1/〇セル内での配線の結線の仕方などは、前記実施例で説明したものに限定されるものではない。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるゲートアレイに適用した場合について説明したが、こ

ータ回路 6 は、消費電力が少なくて姿む上、構造上、入力回路素子領域 E に形成された C M O S 回路より ラッチアップに対して強い出力回路素子領域 F の C M O S 回路で構成されているため、そのラッチアップ耐性が向上する。

したがって、信頼性の高いCMOSゲートアレイが提供される。

また、発援用インバータ回路 6 が、出力用 N M O S J 、出力用 P M O S J O で構成してあるため、従来の入力用 N M O S 7 と入力用 P M O S 8 とで構成していた発援用インバータ 回路よりも駆動力を向上させることが可能であり、トランジスタを複数並列接続にすることにより、従来の発展用インバータ回路よりも高い周波数の発援に使用することができる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

れに限定されることなく種々適用可能であり、例 えば、スタンダードセル、 1 チップ・マイコンに ゲートアレイを搭載した他の半導体装置などに透 用することもできる。

(発明の効果)

本願において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

すなわち、半導体ペレットに配置された入出力回路用トランジスタによって構成された増幅回路部と、前記半導体ペレットの外部に設けられた援助子とからなる発援回路を備えたことにより、出力回路用トランジスタの構造が入力回路用トランジスタの構造はに対して強い構造であるため、発援回路の増幅回路部の静電破壊耐性が向上する。

また、СМОS回路で構成された増幅回路部は、 消費電力の少なくて済む上、そのСМОS回路を、 構造上、入力回路用トランジスタで構成されたС MOS回路よりも静電破壊、及びラッチアップに 対して強い出力回路用MOSトランジスタで構成 するため、その静電破壊耐性、及びラッチアップ 耐性が向上する。

4. 図面の簡単な説明

第Ⅰ図は本発明の一実施例である半導体装置の 1 / O セルを示す根略平面図、

第2図は半導体装置の1/〇セルを用いて構成 された発扱回路の回路図、


第3回はこの半導体装置の概略平面図、 ・

第4図は従来のゲートアレイの発援回路の回路 図である。

1・・・半導体ペレット、2・・・基本セル列、 2 a・・・基本セル、3. 3 a. 3 b・・・1/ O (入出力回路) セル、4 . 4 a . 4 b · · · パ ッド、5・・・水晶振動子、6・・・発振用イン パータ回路(増幅回路部)、7・・・入力用NM O S 、 8 · · · 入力用 P M O S 、 9 · · · 出力用 NMOS (出力回路用トランジスタ)、 g a i. g ・・・ゲート電極、9n; ~9na・・・N · 拡散層、 1 0 · · · 出力用 P M O S (出力回路


用トランジスタ)、10g..10g。・・・ゲー ト電板、 1 0 p, ~ 1 0 p, ·・・・ P・ 拡散層、 11.12.13・・・配線、14・・・インパ · · · 基準電位、 R · · · 保護用抵抗、 R · · · ・抵抗、A・・・内部セルアレイ領域、B・・・ 内部配線領域、C・・・外部配線領域、E・・・ 人力回路案子領域、F・・・出力回路案子領域、 20.21・・・入出力回路([/口) セル、2 2. 23 · · · ポンディングパッド、24 · · · 水晶振動子、25・・・発振用インバータ回路、 26 · · · 入力回路素子領域。

> 代理人 井 理 士 161 Ħ




1:半導体ペレット


3,3a,3b: 入弘力国路セル 5: 冰晶振動子(探動子) 6: 恣祗用(が-9回路(増幅回路中)



-389-

第 4 図





【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成8年(1996)8月9日

【公開番号】特開平2-10869

【公開日】平成2年(1990)1月16日

【年通号数】公開特許公報2-109

【出願番号】特願昭63-162156

【国際特許分類第6版】

H01L 21/82

21/822

27/04

27/118

5/32 H₀3B

J 8321-5J

[FI]

H01L 21/82

P 8832-4M

M 8832-4M

27/04

H 8832-4M

正

平成7年3月17日

昭和63年 特許額 第162156号

2. 発明の名称

1. 事件の表示

8. 補正をする者

事件との関係 特許出願人

(610) 株式会社 日 立 製 作 所

* 久

日立マイクロコソビュークエンラニアリング株式会社

4. 代 理 人

〒180

東京都新宿区西新宿7丁目22番45号 N.S.Excel 301 筒井国際特許事務所(183888-0787)

(8000) 弁理士 筒 井 大 和

5. 補正命令の日付 (自発)

- 6. 補正により増加する酵素項の酸: 3
- 明報書の特許請求の範囲の報および発明の課題な 7. 前正の対象 説明の標

- (1). 特許請求の範囲を別紙の通りに補正する。
- (2)、明和書第5頁第14行の「からなる」を「を育する」に補正する。
- (3)、明知書第14頁第12行の「からなる」を「を有する」に補正する。

(以上)

2

2. 特許請求の範囲

(別 紙)

1. <u>複数の基本セルを有する内部セルアレイと、前配内部セルアレイの外間辺 に配度された入出力パッファ回路形成用の複数の入出力回路セルと、前記入 出力回路セルに配置された入力回路用MISFETおよび出力回路用MIS PETと、前配入出力回路セルの各々に対応するようにその外周近時に配置 された外部地子とを半導体ペレットの一部に配置してなる半導体地質であっ て、前記入出力回路セル内に発掘回路の増幅回路部を形成するための出力回 頭用MISFBTを配置したことを特置とする半導体装置。</u>

3

- 2. 複数の基本セルを有する内部セルアレイと、前配内部セルアレイの外周辺 に配置された入出力パッファ回路形成用の複数の入出力回路セルと、前配入 出力回路セルに配置された入力回路用M1SFBTセよび出力回路用M1S PBTと、前に入出力回路セルの各々に対応するようにその外別近便に配置 された外部領子とを半導体ペレットの一部に配置してなる半等体装置であっ て、前に入出力回路セル内の出力回路用M1SFBTによって構成された増 福回路部と、前配半導体ペレットの外部に設けられた機動子とを有する発起 回路を表えたことを特徴とする半導体機器。
- 3. 前足出力回路用MISPETの開動能力は、解配入力回路用MISPET の駆動能力よりも大きいことを特徴とする請求項目または2記載の</u>学様体報 個。
- 4. 前配出力回路用MISPETのゲート報およびゲート長は、前記入力回路 用MISPETのゲート報およびゲート長よりも大きいことを特徴とする前 変現1、2または3記載の半導体整理。
- 5. 前記発短回路は、互いに隣接する2つの入出力回路セルによって構成された前記地梯回路超と、前記互いに除放する2つの入出力回路セルに対応する2つの外部端子の間に電気的に接続された外付けの探励子および抵抗と、前記2つの外部端子の各々と基準電位との間に電気的に接続された外付けのキャパシタとを有することを特徴とする財象項1~4のいずれか1項に記載の半導体装置。

6. マスタスライス方式によって作成されたことを特殊とする情求項) ~5の いずれか 1 項に記載の半導体数量。

(以上)

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-010869

(43) Date of publication of application: 16.01.1990

(51)Int.CI.

H01L 27/118 H01L 27/04 H03B 5/32

(21)Application number: 63-162156

(71)Applicant: HITACHI LTD

HITACHI MICRO COMPUT ENG'LTD

(22)Date of filing:

29.06.1988

(72)Inventor: SHINTANI YOSHIO


INAZU MIKIO


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve electrostatic breakdown strength by providing an amplifier composed of a transistor for the output circuit of an input/output circuit cell disposed on a semiconductor pellet and an oscillator formed of a vibrator provided out of the pellet.

CONSTITUTION: Capacitors 15a, 15b are connected in series between pads 4a, 4b connected to the input/output terminals of an oscillation inverter formed on an output circuit element region F and a reference potential G. A resistor R1 and a positive feedback crystal vibrator 5 are connected in parallel between the pads 4a and 4b thereby to form an oscillator. A clock signal oscillated from an oscillator inverter 6 is transmitted from the pad 4b to an inner cell array region A through a protective resistor R of an I/O cell 3b and an inverter 14. According to such a configuration, since the inverter 6 of the amplifier of the oscillator is composed of an output NMOS 9 having a strong structure against an electrostatic breakdown and an output PMOS 10, the electrostatic breakdown strength of the inverter 6 is improved.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]